# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

#### (11)特許出願公開番号

# 特開平9-298461

(43)公開日 平成9年(1997)11月18日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ			技術表示箇所
H03L	•	4		H03L	7/08	M	2/114211四//
H03K	•			H03K	3/03		
	3/282				3/282	н	

#### 審査請求 未請求 請求項の数14 OL (全 21 頁)

(21)出願番号	特顧平8-113986	(71) 出願人 000005223
(22)出願日	平成8年(1996)5月8日	富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号
		(72)発明者 玉村 雅也 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		(72)発明者 大石 昇治 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		(74)代理人 弁理士 伊東 忠彦


### (54) 【発明の名称】 半導体集積回路

#### (57)【要約】

【課題】 逓倍量、周囲環境温度、動作電源の変動、製造ばらつき等に影響されることなく、周波数の安定した発振出力を生成することができる半導体集積回路10を提供すること。

【解決手段】 単位回路20を複数段だけ直列に接続して構成された半導体集積回路10。または受信可能な最高のデータ受信レートMと変更されたデータ受信レートとを用いて生成された分周比nを用いて、データ受信レートM/nと同じ発信周波数の発振出力信号203aを生成する発振器203を設けた半導体集積回路30。

#### 第1の発明の第1の実施形態のPLL装置を示す機能ブロック図



3

【発明の属する技術分野】本発明のPLL (Phase Lock ed Loop の略称)装置は、入力データの周波数をn逓倍 した発振出力を生成する半導体集積回路に関し、特に、 発振周波数制御信号に応じて入力データの周波数をn通 倍した発振出力信号を生成する発振器と、発振出力信号 を位相比較器に帰還させるフィードバックループと、フ ィードバックされた発振出力信号と入力データとの周波 数を比較してその周波数差に応じた位相比較信号を生成 する位相比較器と、位相比較信号を積分して発振周波数 制御信号に変換するループフィルタとを有する単位回路 10 を有する半導体集積回路に関する。

#### [0002]

【従来の技術】従来この種の半導体集積回路としては、 例えば、図18に示すようなものがある。半導体集積回 路9Aは、発振周波数制御信号2aに応じて入力データ 1 bの周波数を n 逓倍した発振出力信号 3 a を生成する 発振器3と、発振出力信号3aの周波数を1/n(nは 分周比、n = 1 , 2 , 3 , … ) に分周した分周信号 4 a を生成する分周器4と、分周信号4aと入力データ1b との周波数を比較してその周波数差に応じた位相比較信 号1aを生成する位相比較器1と、位相比較信号1aを 積分して発振周波数制御信号2aに変換するループフィ ルタ2と、発振出力信号3aを分周した分周信号4aを 分周器4を介して位相比較器1に帰還させるフィードバ ックループとから構成されていた。

【0003】また少なくとも発振器及び位相比較器がル ープ状に接続された単位回路と、前記発振器の出力信号 に基づいて入力データ信号をリタイミングする回路とを 有する半導体集積回としては、例えば、図19に示すよ うなものがある。半導体集積回路9Cは、半導体集積回 30 路9Aとタイミングリカバリー回路9Bとを組み合わせ て構成されていた。

【0004】タイミングリカバリー回路9Bは、図19 及び図20に示すように、入力データ16のデータの変 化を検出して検出パルス5aを生成するパルス生成手段 5と、リタイミング動作を実行してリタイミングデータ 6 aを生成するリタイミング手段6と、検出パルス5 a の中心に発信出力信号3aがくるように1,2,3,4 でフィードバックループとから構成されていた。

#### [0005]

【発明が解決しようとする課題】しかしながら、このよ うな従来の半導体集積回路9Aでは、低周波の入力デー タ1 b を逓倍して、高周波の発振出力信号 3 a を生成す る場合、逓倍量が大きいとPLL動作が不安定になり、 その結果、周波数の安定した発振出力信号3aを生成す ることが難しいという問題点があった。例えば、周波数 が1MHzの入力データ1bを100倍して、周波数が 100MHzの発振出力信号3aを生成する場合を考え ると、発振器3が100回動作している間に入力データ

データ1bと発振出力信号3aとの位相差を検出する回 数が不十分となってPLL動作が不安定になり、その結 果、発振器3における実際の発振周波数と入力データ1 bの周波数を逓倍した周波数との間の周波数ズレを十分 に補正できなくなるという問題点があった。

【0006】また、従来の半導体集積回路9Cでは、発 振出力信号3aの位相を入力データ1bの中心まで遅延 させるための遅延データ7aが、周囲環境温度、動作電 源の変動、製造ばらつき等の影響を受け易く、その結 果、リカバリーデータ6aがエラーするという問題点が あった。

【0007】第1発明は、このような従来の問題点に着 目してなされたもので、逓倍量が大きい場合であっても エラーのないリカバリーデータを生成することができる 半導体集積回路を提供することを目的としている。また 第2発明は、周囲環境温度、動作電源の変動、製造ばら つき等に影響されることなく、発振出力の位相を入力デ ータの中心まで安定に遅延させ、その結果、周波数の安 定した発振出力を生成することができる半導体集積回路 を提供することを目的としている。

#### [0008]

【課題を解決するための手段】請求項1に記載の発明 は、少なくとも発振器、分周器、及び位相比較器がルー プ状に接続された単位回路が複数段直列に接続された半 導体集積回路であって、後段の単位回路(20B)の発 振出力信号(203a)の周波数は、前段の単位回路 (20A)の発振出力信号(203a-1)の周波数 (fo)よりも高い、ことを特徴とする半導体集積回路 (10) である。

【0009】このような構成により、逓倍量が大きい場 合であっても周波数の安定した発振出力信号 (203 a)を生成することができる半導体集積回路 (10)を 実現できる。請求項2に記載の発明は、請求項1に記載 の半導体集積回路(10)において、前記後段の単位回 路(20B)に設けられたループフィルタ(202) は、前記前段の単位回路(20A)に設けられたループ フィルタ(202)の発振周波数制御信号(202a) の制御量よりも大きな制御量の前記発振周波数制御信号 (202a)を生成する、ことを特徴とする半導体集積 40 回路(10)である。

【0010】このような発振周波数制御信号(202 a) により、逓倍量が大きい場合であっても周波数の安 定した発振出力信号(203a)を生成することができ る半導体集積回路(10)を実現できる。請求項3に記 載の発明は、請求項1に記載の半導体集積回路(10) 前記後段の単位回路(20B)の発振器 (203)は、前記前段の単位回路(20A)の発振器 (203) における前記発振出力信号(203a) の周 波数(fo )の変動量よりも大きな周波数変動量を有す 1bは1回しか位相比較器1に入力されないため、入力 50 る、ことを特徴とする半導体集積回路(10)である。

影響されることなく、発振出力信号(203a)の位相 を入力データ(11)の中心まで安定に遅延させ、その 結果、エラーのないリカバリーデータを生成することが

8

【0024】請求項14に記載の発明は、請求項12又は13のいずれか一項に記載の半導体集積回路(30)において、前記発振器(203)は、差動リング発振回路(305B)を用いて構成されていることを特徴とする半導体集積回路(30)である。

できる半導体集積回路(30)を実現できる。

【0025】このような差動リング発振回路(305B)を用いた発振器(203)を設けることにより、周囲環境温度、動作電源の変動、製造ばらつき等に影響されることなく、エラーのないリカバリーデータを生成することができる半導体集積回路(30)を実現できる。【0026】

【発明の実施の形態】以下、図面に基づき第1発明の各種実施形態を説明する。図1は第1の発明の第1の実施形態の半導体集積回路を示す機能ブロック図である。図2は図1の半導体集積回路における発振周波数制御信号202aの制御量と発振出力信号203aの変動量変動量との関係を示すグラフである。図3(a)は図1の半導体集積回路におけるアイソレーション手段23....、23を示す断面図であり、図3(b)はその平面図である。図4(a)は図3において更に発展器203をアイソレーション分離した単位回路20を示す断面図であり、図4(b)はその平面図である。

【0027】半導体集積回路10は、図1に示すように、複数段の単位回路20が直列に接続された半導体集積回路であって、後段の単位回路20B(図中PLL2)の発振出力信号203aは、前段の単位回路20Aの発振出力信号203aを生成するように接続されている。このように、単位回路20が複数段だけ直列に接続して半導体集積回路10を構成することにより、一度に高逓倍処理を行うことなく、複数回(則ち、単位回路20の段数)に分けた逓倍処理を行うことができるようになる。

【0028】各単位回路20(図中、PLL1、PLL2)は、図1に示すように、発振器203と分周器204と位相比較器201とループフィルタとフィードバックループとを有する。発振器203は発振周波数制御信号202aに応じて入力データ11の周波数fiをn逓倍した発振出力信号203aを生成するように接続されている。各単位回路20,…,20に設けられ、前記発信出力信号203aを分周して入力信号と位相比較される信号を生成する分周器204は発振出力信号203aの周波数fo[Hz]を1/n(n=1,2,3,…)に分周した分周信号204aを生成するように接続されている。位相比較器201は分周信号204aと入力デ

01)とマルチバイブレータ(302)とを発振器(203)に設けることにより、エラーのないリカバリーデータを生成することができる半導体集積回路(30)を実現できる。請求項11に記載の発明は、請求項8に記載の半導体集積回路(30)において、前記発振器(203)は、複数のゲート段数切換スイッチ(304)が設けられたリング発振回路(305A)であって、前記各ゲート段数切換スイッチ(304)がON又はOFFを制御することで前記周波数M/n[Hz]を前記リング発振回路(305A)を用いて得る、ことを特徴とす 10る半導体集積回路(30)である。

【0021】このようなゲート段数切換スイッチ(30 4)とリング発振回路(305A)とを発振器(20 3) に設けることにより、エラーのないリカバリーデー 夕を生成することができる半導体集積回路(30)を実 現できる。請求項12に記載の発明は、請求項8乃至1 1のいずれか一項に記載の半導体集積回路(30)にお いて、前記入力データ(11)のデータの変化を検出し て検出パルス(306a)を生成するパルス生成手段 (306) と、前記入力データ (11) のデータの変化 20 を検出して前記発振出力信号(203a)の立ち上がり エッジ又は立ち下がりエッジが前記検出パルス(306 a)のバルス幅の中間付近に安定に位置させる際に、当 該検出バルス(306a)のバルス幅の1/2の時間幅 (△t/2)だけ当該入力データ(11)を遅延させた 遅延データ(307a)を生成する遅延手段(307) と、前記発振出力信号(203a)の逆位相の立ち上が りエッジ又は立ち下がりエッジで前記遅延データ(30 7a)に対してリタイミング動作を実行してリタイミン グデータ (308a) を生成するリタイミング手段 (3 08)とから成るクロックリカバリー回路(30A)、 を有することを特徴とする半導体集積回路(30)であ る。

【0022】このようなクロックリカバリー回路(30 A)を設けることにより、エラーのないリカバリーデータを生成することができる半導体集積回路(30)を実現できる。請求項13に記載の発明は、請求項12又は13のいずれか一項に記載の半導体集積回路(30)において、請求項12に記載の前記検出バルス(306 a)の時間幅の1/2の時間幅を有する遅延時間は、前記入力データ(11)を前記検出バルス(306 a)の時間幅( $\Delta$ t)がけ遅延させたデータ及び当該入力データ(11)を論理合成して前記検出バルス(306 a)の時間幅( $\Delta$ t)がけ遅延させたデータ及び当該入力データ(11)を論理合成して前記検出バルス(306 a)の遅延時間を前記検出バルス(306 a)の時間幅( $\Delta$ t)の1/2の時間幅( $\Delta$ t/2)に設定することにより生成される、ことを特徴とする半導体集積回路(30)である。

【0023】このように遅延時間を設定することによ ている。位相比較器201は分周信号204aと入力デ り、周囲環境温度、動作電源の変動、製造ばらつき等に 50 ータ11との周波数[Hz]を比較してその周波数差に

=

**=** 

具体的には、図2のグラフにおいて、 $[\Delta V1]$  に対する  $\Delta f1$  の変化量 ] <  $[\Delta V2]$  に対する  $\Delta f2$  の変化量 ] となるように、後段の単位回路20Bの発振器203におけるゲインを前段の単位回路20Aの発振器203におけるゲインよりも大きくすることによって実現できる。

【0035】このように、[ΔV1 に対するΔf1 の変化量] <[ΔV2 に対するΔf2 の変化量] とする手段を設けることにより、逓倍量が大きい場合であっても周波数の安定した発振出力信号203aを生成することが 10できる半導体集積回路10を実現できる。

【0036】本実施形態では、図3に示すように、複数の単位回路20, …, 20を共通のLSI基板に作成して高集積化を図っている。しかしながら、高集積化に伴い、各単位回路20, …, 20間の電磁気的な干渉を考慮する必要がある。そこで本実施形態では、図3

(a), (b)に示すように、各単位回路20,…,20(具体的には、PLL1,PLL2)が形成された単位回路(具体的には、PLL1の領域,PLL2の領域)20間に、各単位回路を電気的に各々分離するため20のアイソレーション手段23,…,23を各々設けている。

【0037】単位回路20(PLL1の領域、PLL2の領域)間に、各単位回路20を電気的に各々分離するためのアイソレーション手段23,…,23を各々設けることに加えて更に、図4(a),(b)に示すように、各単位回路20内に設けられた発振器203の領域221,…,221をアイソレーション手段23,…,23を用いてアイソレーション分離することも可能である。

【0038】このようなアイソレーション手段23, …, 23を各発振器203の周りに設けることにより、単位回路20間の電磁気的な干渉を更に低減することができ、その結果、周波数の更に安定した発振出力信号203aを生成することができる半導体集積回路10を実現できる。

【0039】次に、第1の発明の第2の実施形態を説明する。図5は図1の単位回路20毎に別個に設けられた、電源23A、23B及び接地24A、24Bを示すブロック図である。図6は第1の発明の第2の実施形態 40の半導体集積回路を示す正面図である。図7は図6の半導体集積回路における差動出力部回路205を示す回路図である。図8は図6の半導体集積回路における差動受信部回路206を示す回路図である。なお、第1の実施形態において既に記述したものと同一の部分については、同一符号を付し、重複した説明は省略する。

【0040】本実施形態では、単位回路20(PLL1の領域、PLL2の領域)間及び各単位回路20内に設けられた発振器203の領域221、…、221に電気的に各々分離するためのアイソレーション手段23、

…,23を各々設ける第1の実施形態に加えて、図5に示すように、単位回路20の各々に別個に独立した電源(各々電源電圧Vcc)23A,23Bを設けている。具体的には、単位回路20A(PLL1)には駆動電力を供給する電源23A及び接地24Aが接続されている。同様に、単位回路20B(PLL2)には駆動電力を供給する電源23B及び接地24Bが接続されている。電源23Aと電源23Bとは電気的に絶縁されている。同様に、接地24Aと接地24Bとは電気的に絶縁されている。

12

【0041】このように電源23A,23B及び接地24A,24Bを電気的に独立させることにより、単位回路20間の電磁気的な干渉を低減することができ、その結果、周波数の安定した発振出力信号203aを生成することができる半導体集積回路10を実現できる。

【0042】本実施形態では、単位回路20の各々に別

個に独立した電源23A,23Bを設けているため、図6及び図7に示すように、各単位回路20,…,20の入出力信号を差動信号に変換している。このような差動形式の入出力信号を生成するために、各単位回路20,…,20内に差動出力部回路205と差動受信部回路206とを設けている。これらの単位回路20A(図中PLL1)の差動形式の発振出力信号203aである差動発振出力信号205aが、後段の単位回路20B(図中PLL2)の差動形式の入力として入力されるように直列に接続されて半導体集積回路10を構成している。

【0043】単位回路20Bにおける差動受信部回路206は、図8に示すように、位相比較器201の入力に 接続され、前段の単位回路20Aに設けられた差動出力 部回路205からの差動発振出力信号205aを受けて 差動形式の入力に変換するとともに、この差動形式の入力を位相比較器201に出力するように接続されている。また、差動出力部回路205は、発振器203の出力に接続され、発振出力信号203aを差動信号に変換して差動発振出力信号205aを生成するとともに、差 動発振出力信号205aを発振出力信号203aに代えて次段(後段)の単位回路20に出力するように接続されている。

40 【0044】本実施形態では単位回路20A(具体的には、図6中のPLL1)と単位回路20B(具体的には、図6中のPLL2)を直列に接続して半導体集積回路10を構成しており、その場合、単位回路20A(PLL1)における差動受信部回路206は省略され、入力データ11は位相比較器201に入力されるように接続されている。また単位回路20A(PLL1)に設けられた差動出力部回路205は、図7に示すような差動変換回路として発振器203に組み込まれ、発振出力信号203aを差動信号に変換して差動発振出力信号205aを

号の周波数 f2 [Hz]を分周比nで割り算した値よりも入力データ 11 の周波数 f1 [Hz] が小さくなるように(則ち、f1 <f2 /nとなるように)、分周器 2 0 4における分周比nを設定している。

【0053】このように分周比nを設定することにより、発振器203の発振出力信号203aの周波数f2 [Hz]を入力データ11の周波数f1 [Hz]めで分周することなく位相比較器201にフィードバックさせることが可能となり、その結果、逓倍量が大きい場合であっても周波数の安定した発振出力信号203aを生成 10することができる半導体集積回路10を実現できる。

【0054】以上説明したように第1発明の各実施形態によれば、逓倍量が大きい場合であっても周波数の安定した発振出力信号203aを生成することができる半導体集積回路10することができる。次に、第2発明を説明する。

【0055】少なくとも発振器及び位相比較器がループ状に接続された単位回路と、前記発振器の出力信号に基づいて入力データ信号をリタイミングする回路とを有し、クロックに同期した入力データ11(則ち、規則性を有する入力データ11)に代えて、通信のデータ伝送ランダムに発生する入力データ11(則ち、不規則性を有する通信の伝送データ)を用いて、PLL動作を行おうとした場合、PLL制御に用いる情報量がクロック同期の場合よりも少ないため、クロックに同期用の半導体集積回路をそのまま用いたのではPLL動作が不安定になる可能性がある。このようなランダムに発生する入力データ11に対しても安定なPLL動作を行うことができるのが半導体集積回路30である。

【0056】そこで、第2の発明の半導体集積回路30 は、クロックに同期した入力データ11(則ち、規則性 を有する入力データ11)に代えて、ランダムに発生す る伝送データを受信することができるように、ランダム に発生する入力データ11に対して安定なPLL動作を 行うリタイミング手段308を有する半導体集積回路で あって、図10に示すように、発振周波数制御信号20 2aに応じて入力データ11の周波数fi をn通倍した 発振出力信号203aを生成する発振器203と、発振 出力信号203aと入力データ11との周波数 [Hz] を比較してその周波数差に応じた位相比較信号201 a を生成する位相比較器201と、位相比較信号201a を積分して発振周波数制御信号202aに変換するルー プフィルタ202と、発振出力信号203aを位相比較 器201に帰還させるフィードバックループとを有す る。

【0057】以下、図面に基づき第2発明の各種実施形態を説明する。図10は第2の発明の第1の実施形態の半導体集積回路30を示す機能ブロック図である。図11は図10の半導体集積回路に設けられた発振器203のを示す回路図である。なお、第1発明の各種実施形態

16 において既に記述したものと同一の部分については、同 一符号を付し、重複した説明は省略する。

【0058】第2の発明の半導体集積回路30(図10参照)は、入力データ(11)を受信するためのデータ受信レートM[bps]がM/n(n=1,2,3,…)と変化する場合に、変化後のデータ受信レートM/n[bsp]に対応した周波数f0(則ち、f0=M/n)[Hz]の発振出力信号203aを生成する発振器203を有する。このようにして生成された発振出力信号203aは、図10に示すように、分周器を経由することなくフィードバックループを介して、位相比較器201に直接帰還させることが可能となり、その結果、エラーのないリカバリーデータを生成することができる半導体集積回路30を実現できる。

【0059】また、データ受信レートM/n[bps] と同じ周波数f0(則ち、f0=Mに固定)[Hz]の発振出力信号203aを生成する発振器203に代えて、入力データ11を受信するためのデータ受信レートに関わらず、受信可能な最高のデータ受信レートM[bps]に対応した周波数M[Hz]に固定されて発振する発振器203を用いることも可能である。

【0060】このようにして生成された発振出力信号203aは、図10に示すように、分周器を経由することなくフィードバックループを介して、位相比較器201に直接帰還させることが可能となり、その結果、エラーのないリカバリーデータを生成することができる半導体集積回路30を実現できる。

【0061】また本実施形態の発振器203は、図11に示すように、複数の電流スイッチ301,…,301 と、各電流スイッチ301,…,301(具体的には、図中S1,S2,S3,S4)に接続され各電流スイッチ301,…,301のON又はOFFに応じて発振出力信号の周波数foを制御するマルチバイブレータ302とを有し、受信可能な最高のデータ受信レートM[bps]とデータ受信レートM/n[bsp]とを用いて生成された分周比nに応じて各電流スイッチ301,…,301がON又はOFF制御されることにより、デ

ータ受信レートM/n[bps]と同じ発信周波数M/n[Hz]を有する発振出力信号203aをマルチバイブレータ302(具体的には、電圧制御型のエミッタ結合マルチバイブレータ302)を用いて生成するように接続されている。図11に示す電圧制御型のエミッタ結合マルチバイブレータ302の回路構成は図7の発振器203に組み込まれたマルチバイブレータ205とほぼ同一なので、回路構成については同一符号を付し、回路構成とその発振動作についての説明は省略する。

【0062】図11における各電流スイッチ301, …,301は、トランジスタQ21,Q22,Q29と抵抗 R11とで構成される電流スイッチ回路、トランジスタQ 23,Q24,Q30と抵抗R12とで構成される電流スイッチ 142

=

⊑

20

を変更した場合に電流2 I が変更されるため、この振幅 電圧(=2I×RL )も変更されてしまい、線形出力を 得るためには別途線形化手段を設ける必要がある。

【0072】本実施形態の発振器203に設けられたマ ルチバイブレータ302(具体的には、電圧制御型のエ ミッタ結合マルチバイブレータ)は、図12に示すよう な線形化手段310(具体的には、定電流化を行う手 段)を設けている。これにより、外部から入力される制 御電圧303に変更があった場合であっても、電流2I 幅電圧を線形に制御することが可能となる。

【0073】具体的な線形化手段310は、トランジス タQ36, Q37, Q38と抵抗R15, R16, R18とで構成さ れた差動型の定電流回路である。トランジスタQ36はそ のベースによってトランジスタQ3 のコレクタ電圧を検 出して動作状態となり、同様に、トランジスタQ37はそ のベースによってトランジスタQ4 のコレクタ電圧を検 出して動作状態となる。トランジスタQ38と抵抗R18に よって構成される回路は、トランジスタQ38またはQ39 のベースに一定の電圧ベース電圧Vcsを印加するように 20 制御することによって、抵抗R15またはR16に定電流を 供給するための定電流源として機能する。この定電流と 抵抗R15またはR16で再生された一定電圧は、トランジ スタQ33, Q34をコレクタ側の負荷トランジスタとする トランジスタQ35、Q39で構成される差動増幅回路によ って差動増幅され、その差動出力は各々トランジスタQ 3 , Q4 に入力される。則ち、定電流と抵抗R15または R16で再生された一定電圧による差動出力を、トランジ スタQ3 , Q4 に各々入力することによって、電流2 I を定電流化することができ、発振出力信号203aの振 30 幅電圧を線形に制御することが可能となる。

【0074】このようなマルチバイブレータ302を発 振器203に設けることにより、その結果、エラーのな いリカバリーデータを生成することができる半導体集積 回路30を実現できる。次に、第2発明の第3の実施形 態を説明する。

【0075】図13は第2の発明の第3の実施形態の半 導体集積回路を示す機能ブロック図である。 なお、第1 発明の各種実施形態又は第2発明の第1若しくは第2の 実施形態において既に記述したものと同一の部分につい 40 ては、同一符号を付し、重複した説明は省略する。

【0076】本実施形態の発振器203は、複数のゲー ト段数切換スイッチ304が設けられたリング発振回路 305Aであって、図13に示すように、各ゲート段数 切換スイッチ304がON又はOFFを制御することで 周波数M/n[Hz]をリング発振回路(305A)を 用いて得るように接続されている。

【0077】図13において、例えば、周波数がM[H 2] の発振出力信号203aをリング発振回路305A を用いて生成する場合には、セレクタS1, S2, S

3, S4を全てOFF(則ち、論理値L)とする。セレ クタn(n=1,2,3)は端子Snが論理値Hのとき にD1のパスを選択し、論理値LのときにD2のパスを 選択するように動作する。このときリング発振回路30 5Aの段数が最小段数である3段となり、それに応じて 周波数がM[Hz]の発振出力信号203aが発振器2 03(則ち、リング発振回路305A)から出力され る。周波数がM/2 [Hz]の発振出力信号203aを リング発振回路305Aを用いて生成する場合には、セ を定電流化することができ、発振出力信号203aの振 10 レクタS1, S2をON (論理値H)とし、セレクタS 3をOFF(論理値L)とする。このときリング発振回 路305Aの段数が6段となり、それに応じて周波数が M/2[Hz]の発振出力信号203aが発振器203 (リング発振回路305A)から出力される。周波数が M/3 [Hz]の発振出力信号203aをリング発振回 路305Aを用いて生成する場合には、セレクタS1を OFF (論理値L)、セレクタS2, S3をON (論理 値H)とする。このときリング発振回路305Aの段数 が9段となり、それに応じて周波数がM/3 [Hz]の 発振出力信号203aが発振器203(リング発振回路 305A) から出力される。

> 【0078】このようなゲート段数切換スイッチ304 とリング発振回路305Aとを発振器203に設けるこ とにより、エラーのないリカバリーデータを生成するこ とができる半導体集積回路30を実現できる。次に、第 2発明の第4の実施形態を説明する。

【0079】図14は第2の発明の第4の実施形態の半 導体集積回路を示す機能ブロック図である。 図15は図 14の半導体集積回路の動作を示すタイミングチャート である。なお、第1発明の各種実施形態又は第2発明の 第1乃至第3の実施形態において既に記述したものと同 一の部分については、同一符号を付し、重複した説明は 省略する。

【0080】本実施形態の半導体集積回路30は、図1 4に示すように、分周器204とクロックリカバリー回 路30Aとを有する。各単位回路20, …, 20に設け られ、前記発信出力信号203aを分周して入力信号と 位相比較される信号を生成する分周器204は発振出力 信号203aの周波数 fo [Hz]を1/n(n=1, 2, 3, …) に分周した分周信号 204 a を生成するよ うに接続されている。

【0081】クロックリカバリー回路30Aは、パルス 生成手段306と遅延手段307とリタイミング手段3 08とを有する。パルス生成手段306は、入力データ 11のデータの変化を検出して検出パルス306aを生 成するように接続されている。

【0082】遅延手段307は、入力データ11のデー タの変化を検出して発振出力信号203aの立ち上がり エッジ又は立ち下がりエッジが検出パルス306aのパ 50 ルス幅の中間付近に安定に位置させる際に、検出パルス

24

製造ばらつき等に影響されることなく、エラーのないリ カバリーデータを生成することができる半導体集積回路 30を実現できる。

【0092】以上説明したように第2発明の各実施形態 によれば、周囲環境温度、動作電源の変動、製造ばらつ き等に影響されることなく、エラーのないリカバリーデ ータを生成することができる半導体集積回路30するこ とができる。

#### [0093]

【発明の効果】請求項1乃至3の発明によれば、逓倍量 10 が大きい場合であっても周波数の安定した発振出力信号 を生成することができる半導体集積回路を実現できる。 請求項4乃至6の発明によれば、単位回路間の電磁気的 な干渉を低減することができ、その結果、周波数の安定 した発振出力信号を生成することができる半導体集積回 路を実現できる。

【0094】請求項7の発明によれば、単位回路間の電 磁気的な干渉を低減することができ、また各単位回路間 の信号レベルの不具合 (ミスマッチ) を防ぐことがで き、その結果、周波数の安定した発振出力信号203a 20 である。 を生成することができる半導体集積回路を実現できる。 【0095】請求項8乃至12の発明によれば、エラー のないリカバリーデータを生成することができる半導体 集積回路を実現できる。請求項13又は14の発明によ れば、周囲環境温度、動作電源の変動、製造ばらつき等 に影響されることなく、エラーのないリカバリーデータ を生成することができる半導体集積回路を実現できる。 【図面の簡単な説明】

【図1】第1の発明の第1の実施形態の半導体集積回路 を示す機能ブロック図である。

【図2】図1の半導体集積回路における発振周波数制御 信号の制御量と発振出力信号の変動量変動量との関係を 示すグラフである。

【図3】図3(a)は図1の半導体集積回路におけるア イソレーション手段を示す断面図であり、図3(b)は その平面図である。

【図4】図4(a)は図3において更に発振器をアイソ レーション分離した単位回路を示す断面図であり、図4 (b) はその平面図である。

【図5】図1の単位回路毎に別個に設けられた電源及び 40 接地を示すブロック図である。

【図6】第1の発明の第2の実施形態の半導体集積回路 を示す正面図である。

【図7】図6の半導体集積回路における差動出力部回路 を示す回路図である。

【図8】図6の半導体集積回路における差動受信部回路 を示す回路図である。

【図9】第1の発明の第3の実施形態の半導体集積回路 を示す機能ブロック図である。

【図10】第2の発明の第1の実施形態の半導体集積回 50 305A, 305B

路を示す機能ブロック図である。

【図11】図10の半導体集積回路に設けられた発振器 のを示す回路図である。

【図12】第2の発明の第2の実施形態の半導体集積回 路に用いられる発振器を示す回路図である。

【図13】第2の発明の第3の実施形態の半導体集積回 路を示す機能ブロック図である。

【図14】第2の発明の第4の実施形態の半導体集積回 路を示す機能ブロック図である。

【図15】図14の半導体集積回路の動作を示すタイミ ングチャートである。

【図16】第2の発明の第5の実施形態の半導体集積回 路を示す機能ブロック図である。

【図17】図17(a)は第2の発明の第6の実施形態 の半導体集積回路を示す機能ブロック図であり、図17 (b) はリング発振回路を示す回路図である。

【図18】従来の半導体集積回路を示す機能ブロック図 である。

【図19】従来の半導体集積回路を示す機能ブロック図

【図20】図19の半導体集積回路の動作を示すタイミ ングチャートである。

#### 【符号の説明】

半導体集積回路 10

11 入力データ

20 単位回路

20A 前段の単位回路

20B 後段の単位回路

201 位相比較器

30 201a 位相比較信号

> 202 ループフィルタ

202a 発振周波数制御信号

203 発振器

203a 発振出力信号

204 分周器

204a 分周信号

205 差動出力部回路

205a 差動発振出力信号

206 差動受信部回路

221 発振器の領域

アイソレーション手段 23

23A, 23B 電源

24A, 24B 接地

30 半導体集積回路

クロックリカバリー回路

301, ..., 301 電流スイッチ

302 マルチバイブレータ

303 制御電圧

304 ゲート段数切換スイッチ


リング発振回路


【図4】

(a) は図3において更に免扱器をアイソレーション分離した PLL回路を示す断面図、(b) はその平面図



### 図1のPLL回路毎に別個に設けられた電源及び接地を示すブロック図







【図7】

図8のPLL装置における差勤出力部回路を示す回路図

【図6】 第1の発明の第2の実施形態のPLL装置を示す正面図






【図11】

【図18】

# 図10のPLL装置に設けられた発振器を示す回路図

従来のPLL装置を示す機能プロック図




-

E3


【図13】

第2の発明の第3の実施形態のPLL装置を示す機能プロック図



【図14】

### 第2の発明の第4の実施形盤のPLL装置を示す機能ブロック図




-

---

---


【図19】

#### 従来のクロックリカバリー型のPLL装置を示す機能ブロック図



【図20】

図19のクロックリカバリー型のPLL装置の 動作を示すタイミングチャート



# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-298461

(43) Date of publication of application: 18.11.1997

(51)Int.CI.

H03L 7/08

H03K 3/03

H03K 3/282

(21)Application number: 08-113986

(71)Applicant: FUJITSU LTD

(22)Date of filing:

08.05.1996


(72)Inventor: TAMAMURA MASAYA

OISHI SHOJI

#### (54) SEMICONDUCTOR INTEGRATED CIRCUIT

#### (57)Abstract:

PROBLEM TO BE SOLVED: To obtain a circuit by which recovery data without error are generated even when a multiplied amount is higher by connecting a plurality of stages of circuits in series each consisting of an oscillator, a frequency divider and a phase comparator and selecting a specific frequency of each post-stage to be higher than each pre-stage. SOLUTION: The semiconductor integrated circuit 10 is a circuit consisting of series connection of a plurality of stages of unit circuits, and an oscillated output signal 203a of a post-stage unit circuit 20B is selected higher than an oscillated output signal frequency of a pre-stage unit circuit 20A. The semiconductor integrated circuit 10 is configured by connecting a plurality of stages of unit circuits in series, then multiplication processing for plural number of times is conducted instead of high multiplication processing at once. Each unit circuit is made up of an oscillator 203, a frequency divider 204, a phase comparator 201, a loop filter 202 and a feedback lop. The oscillator 203 generates the oscillating output signal 203a whose frequency is a multiple of (n) of a frequency of input data 11 based on an oscillated frequency control signal 202a.



#### LEGAL STATUS

[Date of request for examination]

04.06.1999

[Date of sending the examiner's decision of rejection]

23.10.2001

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3291198

[Date of registration]

22.03.2002

[Number of appeal against examiner's decision of

2001-20862

rejection]

[Date of requesting appeal against examiner's decision

22.11.2001

of rejection]

[Date of extinction of right]